權限不足! 請先登入
登入
帳號
密碼
記住我的登入資訊
位置: FPGA/CPLD設計 >
課程說明
課程資訊
| 項目 | 內容 |
| 課程名稱 | FPGA/CPLD設計 (1011, CS000014_YEC31, 電子工程系, 進修部四技電子系三年甲班) |
| 閱讀權限 | 不開放旁聽 (僅成員可以閱讀) |
| 課堂整理權限 | 不開放 |
| 老師 | 余建政 |
| 助教 | 無 |
| 學分 | 3 |
| 課表 | 星期一(第十三節/B0520, 第十四節/B0520, 第十五節/B0520) |
教學進度
| 內容 |
| 教學進度表下載 |
成績計算
| 項目 | 權重 |
| 作業 | 54% |
| 編號 | 標題 | 類別 | 發表人 | 人氣 | 討論 | 更新時間 |
| 目前尚無資料 | ||||||