半導體製程阻障層(barrier layer) 發展與應用技術

修平技術學院 電子工程系教授兼研發長

陳宏仁博士

大綱

- 1 簡介
- 2 阻障層的發展
- 3 阻障層材料之選擇 鋁製程、銅製程、錯系列
- 4 軟性電子阻障層應用技術
- 5 阻障層綜合資料整理

簡介(1/5)

現今半導體的製作技術已邁入超大型積體電路 (ultralarge-scale integration; ULSI), 面對後段金屬連 線製程朝向多層化(Multilevel Interconnect)及細微化 的發展,為了避免導線層與介電層間的電阻電容時 間延遲效應(RC Time Delay),以及在高操作電流密 度下產生之電致遷移(Electro-Migration)可靠度的問 題,需集合高導電率及高熔點之金屬導線與低介電 常數之介電材料,以突破元件操作上之瓶頸,並有 效提升整體效能。

簡介(2/5)

當金屬連線的線幅持續縮減至深次微米 (Deep Sub-Micro)階段,以0.13 µm 製程要求而 言, 鋁因為本身較低的電致遷移阻抗性, 不再 適用於金屬連線層的結構中; 另一方面, 多層 金屬連線的截面積縮小後,較高的電阻率會影 響元件訊號的轉換速度,使電阻電容時間常數 (RC Time Constant)的電阻部分增加,不符合快 速IC元件的運算要求。

簡介(3/5)

❖銅的優點

- ◆銅有較高的熔點和導熱率及較低的電阻率
- ◆較低的熱膨脹係數(CTE)
- ◆較低的電阻值溫度係數
- ◆具有較好的電致遷移阻抗性質

Physical Parameters Unit	Melting Point Tm(°C)	Resistivity ρ (μΩ cm)	Thermal Conductivity (Wm ⁻¹ K ⁻¹)	CTE (°C ⁻¹)	Activation Energy of EM (eV)
Cu	1083	1.67	401	16.6	~0.97
Al	660	2.66	237	23.1	~0.62

簡介(4/5)

銅製程面臨的問題

- ◆銅無法像鋁一般形成自我保護的氧化層。
- ◆在200°C的低溫下,銅便會與矽或矽基材料等產生反應,形成如Cu₃Si的銅-矽化合物於IC結構中,造成元件的失效。
- ◆銅與介電層的附著性不良,使IC中薄膜結構的機械強度不足
- ◆銅原子具有快速的擴散性。在電場的加速下,銅能穿透介電層而快速的擴散,尤其針對矽基材料,一旦銅原子擴散至矽基材中,會引入深層能階受體(deep level acceptor),造成元件的特性退化與失效。
- ◆銅的鹵素氣體在電漿中的蒸汽壓很低,不易以反應性離子蝕刻(Reactive Ion Etching)等乾蝕刻方式,製作細微線路圖樣。

簡介(5/5)

銅製程所產生的問題之解決方法

- ◆有高度熱及化學穩定性之擴散阻障層,用來阻礙銅原子的擴散並防止銅與矽基板的內部反應;同時具備黏著層的效果,以增進銅膜與介電材料的附著能力。
- ◆應用大馬士革鑲嵌製程與化學機械研磨方式改善細微 圖樣蝕刻及導線製作的問題。
- ◆利用鈦或鉻等金屬原子摻雜下,於銅膜表層形成自我 保護封蓋層的製備技術,以惰性材料保護銅金屬薄膜 不遭受氧化或腐蝕。

阻障層的發展(1/3)

- ▶由於銅製程大都採用電鍍(Electroplating)及CVD方式製作銅膜,所鍍製的銅金屬連線層其結構仍不十分良好,而多層金屬連線製程會加入熱處理之循環步驟,以改善銅膜結構的缺陷問題。此退火處理過程所需溫度約達400°C左右,可提供薄膜結構中之銅原子有重新排列(Rearrangement)的能力。
- ▶由於積體電路後段製程中,元件的內部結構會遭遇高溫之熱循環過程,因此擴散阻障層需具備適當的熱及化學穩定性,以防止銅與矽基材料之間有高溫擴散或內部反應的產生。

阻障層的發展(2/3)

- ➤當線幅進入深次微米階段,孔洞(Via)填充及擴散阻障層的應用也需有所調整,為了避免使整體電阻值更以串聯式的數值遞增。因此,擴散阻障層於製程的設計上不宜太厚,否則元件的有效電阻值會上升。然而,其熱穩定性及阻障性質又和厚度有一定的正比關係,若是太薄,會減低擴散的阻障特性。所以厚度的控制與調整必須有適當的考量。
- ▶就材料的特性來考量擴散阻障層對銅膜的阻隔和附著性質,若阻障層不與銅膜產生任何反應,可能具備了良好的阻障性卻缺乏良好的附著性;相反地,兩者介面間若有反應存在,附著性可能有一定程度的提升,但阻障擴散的效果可能因此而減低。

阻障層的發展(3/3)

擴散阻障層材料特性:

- ◆高溫熱穩定性
- ◆化學穩定性
- ◆低電阻係數
- ◆良好之阻障性質
- ◆具備適當之黏著性質
- ◆提高對電致遷移的阻抗能力

阻障層材料之選擇(1/8)

- 》 最初提出當做阻障層的為三相合金系統,如 (Mo,Ta,W)-Si-N等材料此類的化合物具有相當不錯的熱穩定性,但其薄膜電阻率卻高達600~1800 μΩ-cm。
- ➤ Ti-W合金的使用,缺點為介面間有粒子污染與導電性不佳 等問題。
- ▶ 導電性良好之矽化物與矽基材料有良好的附著性,也滿足接面低電阻率的需求。但矽化物易與接觸的薄膜材料反應,熱穩定性不足,須有阻障層的加入,以增加元件操作的穩定性。
- ▶ 目前擴散阻障層的發展,大致著重於鈦(Ti)、鉭(Ta)、 鷂(W)等高溫耐火性過鍍金屬及其氮化物材料的研究。這 是由於此類型的材料具有高的熔點、良好的熱及化學穩定 性與相當不錯的導電性質,能符合擴散阻障層的多數要求。

阻障層材料之選擇-鋁製程(2/8)

- ▶防止鋁或鋁-銅合金之金屬連線層,和矽基材料間之互溶所產生的尖峰現象(Spiking)而導致元件的失效,擴散阻障層材料是以氮化鈦為基礎。
- ▶Ti/TiN阻障系統,不僅能提升與矽基材介面的歐姆接觸,且具備-高溫阻障性質。此系統在鋁製程中有相當廣泛且成熟的應用,能有效防止鋁和矽基材料之間的相互作用。
- ▶ 鷂金屬材料也有應用於擴散阻障層的研究。鷂薄膜內摻雜適量的氮原子所形成的WN_x 阻障層,可保持元件達到約700°C的退火溫度仍不失效。
- ►WN_x 的使用仍有較高的薄膜電阻率以及與銅附著性不 佳等問題尚須克服。

阻障層材料之選擇-銅製程(3/8)

- ▶目前最為熱門的擴散阻障層材料為鉭(Ta)及其 氮化物(TaN_x)。
- ▶ 鉭有相當高的熔點(~3000°C),且與銅有不具固溶的特性。
- ▶ 鉭相較於TiN 或WN_x能與銅有較好的附著性質。由於鉭與銅之間存在異質磊晶的關連性,使鍍在鉭膜上的銅膜金屬層有較明顯的(111)織構,增加了電致遷移的抵抗性。
- 異質磊晶的生成,將降低介面缺陷及晶界的數量,減少了晶界擴散的途徑。

阻障層材料之選擇-銅製程(4/8)

- ▶黏著層Ta以及阻障層TaN 在技術上仍是使用物理氣相沈積 (PVD)方式製作,以CVD 的方式能提升鍍膜時的階梯覆蓋能力(Step Coverage),獲得較為均勻的薄膜結構,但PVD方式鍍製的氮化鉭阻障層較有助於銅膜的(111)織構作相對應的排列。因此,以PVD方式所沈積的氮化鉭較能符合我們對銅膜品質的要求。
- ▶為了避免銅原子穿透阻障層擴散到基板中形成銅-矽化合物造成片電阻提高,可加入雜質元素,如氮、氧、碳或矽原子於阻障層晶界中,可進一步阻礙銅原子的穿透。

阻障層材料之選擇-銅製程(5/8)

▶阻障層的研究方向

- ◆減少晶界或避免晶界存在的方式,以形成細晶或 非晶質的結構。
- ◆形成大結晶尺寸的晶粒或甚至形成磊晶薄膜。
- 》以鉭為基礎的擴散阻障層材料,製程中隨氮氣含量的增加可生成不同之氮化鉭(TaN_x)結構,如表示。其中以α-Ta的薄膜電阻率較低,阻障性質則以非晶質Ta₂N與多晶TaN較佳

Materials	Crystalline						Amorphous		
	ZrN	TiN	α-Ta	β-Та	Poly-TaN	Poly-Ta ₂ N	Poly-WNx	TaNx	TaSiN
Bulk $\rho~(\mu\Omega~cm)$	13.6	22	13.5	-	135	-	-	-	-
Film $\rho \left(\mu \Omega \; cm \right)$	15-30	~42	~34	>200	>500	~200	>300	>200	>200
Barrier Thermal Stability (°C)	~750	600-650	~550	~500	750-800	~650	700-750	500-600	~800

阻障層材料之選擇-銅製程(6/8)

▶鉭基材料的阻障系統其失效機制

- ◆銅經由阻障層晶界擴散至矽基材料,隨後析 出銅-矽化合物。
- ◆鉭系阻障層與矽基材料產生介面反應,生成 TaSi₂、Ta₅Si₅等矽化物。
- ▶ 非晶質TaSiN有低的薄膜表面粗糙度及介面應力值,如此良好的接面性質,能幫助其上所鍍製的銅膜有(111)優選方位的織構。能有效抑制銅的擴散反應,阻障性質算是相當的優良。

阻障層材料之選擇-銅製程(7/8)

>非晶質結構的問題

- ◆非晶質材料的製程控制較不易掌握,各個區域並 不具有完全相似的組成。
- ◆必須防止於高溫情況下有局部區域的再結晶現 象。
- ◆非晶質薄膜之電阻率一般較結晶結構的薄膜為高,因此會限制未來更高速度運算的IC 元件設計。

阻障層材料之選擇-錯系列(8/8)

> 氮化鋯優點

- ◆電阻率明顯低於鈦系及鉭系等金屬氮化物。
- ◆具有很高的負值生成熱。
- ▶ 氮化鋯主要是以磊晶薄膜的成長為發展方向。期能保持 低電阻率的性質下,有大晶粒或單晶的薄膜結構生成, 以增加其抵抗銅擴散的阻障能力。
- ▶針對錯及其氮化物在擴散阻障層應用的研究,期能利用 製程上的參數控制,於更低溫形成良好或接近磊晶層的 結構,以大幅降低阻障層的晶界面積,減少銅擴散的快 速途徑,而進一步提高整體元件的電性表現。

阻障層綜合資料整理

- ▶材料: TaN、TiN、TiW、WN、ZrN、ZrTiN、Ta-Si-N、SiC
- ▶成長技術: PVD、CVD、(DC or RF) Sputtering、ALCVD、蒸鍍
- ▶功用:主要是在環境、操作時間與溫度及應力等外部條件變化下,能有效防止金屬連線層、接觸薄膜與矽基材料等積體電路 疊積薄膜層間之介面反應與內部擴散。
- > 阻障層需具備基本特性:

防止銅擴散 低電阻係數 具有高溫穩定性 與銅膜及介電層有良好的附著性 良好的化學機械研磨液相容性

軟性電子阻障層應用技術(1/5)

- ▶ 傳統顯示器常用的玻璃基板有耐衝擊性低、可撓 曲性小,以及高重量與高厚度等缺點。
- ▶因此以聚乙烯對苯二甲酸酯(PET)或其他光學塑膠 材料作為可撓式顯示元件之基材,已是未來發展 的必然趨勢,但由於塑膠基板本身阻水/氧的能力 較差,作為顯示器的基板有水/氧氣渗透等問題, 例如容易造成內部顯示材料的劣壞,使元件之發 光亮度衰退或降低電子紙之壽命等。因此,除了 改善塑膠材料本身結構以降低滲氣特性外,於塑 膠基板上鍍上阻水/氧氣阻障層也是解決水/氧渗透 問題常用的方法。

軟性電子阻障層應用技術(2/5)

- ▶軟性基板包括金屬薄基板與塑膠基板,因本身特性 具備各自的優缺點。可撓曲金屬薄基板具備極佳的 水/氧阻障(Water Vapor/Oxygen Barrier)能力、低成 本、耐高溫、機械性質佳等優勢;然而,金屬基板 亦因其不具透明性、均質性差、厚度高與表面粗糙 度偏高等問題而限制應用範圍。
- ▶光學塑膠材料因具備透明特性、容易加工,應用在 顯示器與軟性發光元件的需求非常可觀,是目前非 常熱門的研究主題。
- ▶氣體阻障層材料可分為無機材料(如金屬之氧化物、 氮化物)及有機膜(Polymer)。無機膜之阻氣性較有機 膜佳,而其中又以製備SiO、薄膜者居多

軟性電子阻障層應用技術(3/5)

- ▶由於SiO_x 薄膜具有傑出的電性、光學性質、化性和機械性質…等,但於低溫環境中無法製備出性質良好之SiO_x 膜材,因為沉積膜會含有大量之雜質(C-H 和O-H group),所以製程環境適合於高溫中進行,但OLED 結構中因有機層無法承受高溫製程,所以若要利用SiO_x 薄膜作為氣體阻障層,便需要設法改善此問題。而且無機膜在成長至一定厚度時,其內應力之增加將造成膜材之微破裂,導致阻氣性不再隨厚度增加而提高。
- ▶SiO_x 與SiN_x 為目前較普遍使用的高緻密性氣體阻障層材料,也是目前氣體阻障層有機/無機多層堆疊上無機層的主要材料,但SiO_x 與SiN_x 都因沉積時殘留應力過大,且本身為具硬脆特性的材料,彎曲容易造成缺陷的產生,影響阻水氧特性,需要搭配有機層作為應力緩衝層。

2.2.

軟性電子阻障層應用技術(4/5)

- > 氣體阻障層製作方式
 - ◆電漿輔助式化學氣相沉積系統(PECVD)
 - ◆濺鍍系統(Sputtering)
 - ◆蒸鍍系統(Evaporation)
- 》其中以PECVD所製備的薄膜具有良好的 階梯覆蓋能力、較佳的接著性、較高的沉 積速率和可在低溫環境中製備。

軟性電子阻障層應用技術(5/5)

各種沉積技術製作阻障層之比較表

成膜技術 蒸鍍(EV) 濺鍍(SP) CVD (PECVD) 原料 各種材料形狀 靶材 滾體/氣體材料 (SiH ₄ 、TEOS、HMDSO) 蒸發方法 E-beam、Thermal、Inductive Heating Discharge (DC, RF, Pulse) - 析出過程 中性蒸發粒子析出 Sputter粒子析出 Plasma活化 氣體粒子析出 出 粒子的方向性 大 中 小 成膜壓力範圍 Pa 10-4~10-2 (10-6~10-4 torr) 1~10 (10-3~10-2 torr) (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀設計相關 與電及設計、電及形狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec 以SiOx 膜密度 <2 g/cc >2 g/cc >2 g/cc 為網子透率 <10 cc/m²·day <1~2 cc/m²·day <1~2 cc/m²·day 横註 欠缺緻密性 成膜速度低但緻密性良好					·	
標準 各種材料形狀 靶材 (SiH4、TEOS、HMDSO) 蒸發方法 E-beam、Thermal、Inductive Heating Discharge (DC, RF, Pulse) - 村出過程 中性蒸發粒子析出 Sputter粒子析出 Plasma活化 氣體粒子析出 粒子的方向性 大 中 小 成膜壓力範圍 Pa 10-4~10-2 (10-6~10-4 torr) 1~10 (10-2~10-1 torr) (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀設計相關 數電及設計、電及形狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec 以SiOx 模密度 <2 g/cc			成膜技術	蒸鍍(EV)	濺鍍(SP)	CVD (PECVD)
特性 不出過程 中性蒸發粒子析出 Sputter粒子析出 Plasma活化 氣體粒子析出 粒子的方向性 大 中 小 成膜壓力範圍 Pa 10-4~10-2 (10-6~10-4 torr) 1~10 (10-3~10-2 torr) (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀設計相關 狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec SiOx 與案遼率 <2 g/cc			原料	各種材料形狀	靶材	液體/氣體材料 (SiH ₄ 、TEOS、HMDSO)
村田過程 十性蒸發和子利品 Sputter和子利品 出 粒子的方向性 大 中 小 成膜壓力範圍 Pa 10-4~10-2 (10-6~10-4 torr) 1~10 (10-3~10-2 torr) (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec SiOx 膜密度 <2 g/cc			蒸發方法			-
粒子的方向性 大 中 小 成膜壓力範圍 Pa 10-4~10-2 (10-6~10-4 torr) 1~10 (10-3~10-2 torr) 1~10 (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀設計相關 與電及設計、電及形 狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec 以 SiOx 膜密度 <2 g/cc			析出過程	中性蒸發粒子析出	Sputter粒子析出	•
Pa (10-6~10-4 torr) (10-3~10-2 torr) (10-2~10-1 torr) 膜厚分布 與蒸發方法有關 與氣流、靶材行 狀設計相關 與電及設計、電及形 狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec SiO _x 膜密度 <2 g/cc		1-	粒子的方向性	大	中	小
膜序分布 與然發方法有關 狀設計相關 狀、氣流設計相關 成膜速度 ~100 nm/sec 1~2 nm/sec 3~5 nm/sec 以SiOx 膜密度 <2 g/cc						
以 SiO_x 膜密度			膜厚分布	與蒸發方法有關		
SiO_x 膜密度	SiO _x 為	177	成膜速度	~100 nm/sec	1~2 nm/sec	3~5 nm/sec
例			膜密度 <2 g/cc		> 2 g/cc	> 2 g/cc
備註 欠缺緻密性 成膜速度低但緻密性良好			氧氣穿透率	<10 cc/m ² ·day	<1 cc/m ² ·day	<1~2 cc/m ² ·day
		備註	欠缺緻密性	成膜速度	医低但緻密性良好	

24

Thank You!